Liten storlek MIPI-gränssnitt LCD-skärm, snabb respons, enkel design

Med tillkomsten av den globala 5G- och AI-intelligenta eran har prestandan för CPU-chips för hårdvaruprodukter förbättrats avsevärt, och kraven på LCD-skärmgränssnitt har också ökat. Efterfrågan på MIPI höghastighetsöverföringsgränssnitt ökar. LCD-skärmarna för MIPI-gränssnitt har alltid varit 3,5 tum eller mer. För högupplösta skärmar finns det inga MIPI-gränssnittsprodukter på marknaden för små skärmar under 3,5-tums LCD-skärmar. Efter en lång period av forskning och utveckling och ökade investeringar har vårt företag lanserat en mängd olika små MIPI-gränssnitt LCD-skärmar, inklusive 2,0-tums MIPI-gränssnitt och 2,4-tums MIPI-gränssnitt, 2,8-tums MIPI-gränssnitt, 3,0-tums MIPI gränssnitt, 3,2-tums MIPI-gränssnitt LCD Skärmen är gjord av IPS-material, vilket är mycket överlägset de färdiga LCD-skärmarna på marknaden när det gäller visningseffekt, betraktningsvinkel och dataöverföringshastighet, för att möta behoven hos kunder för små MIPI-gränssnitt LCD-skärmar. Dessa två produkter är nu jämförbara med inhemska och utländska kunder inom massproduktion.
MIPI är speciellt skräddarsydd för effektkänsliga applikationer som använder signalsvängningar med låg amplitud i höghastighetsläge (dataöverföring). Figur 2 jämför signalsvängningen för MIPI med andra differentialtekniker.
Eftersom MIPI använder differentiell signalöverföring måste designen vara strikt utformad enligt de allmänna reglerna för differentialdesign. Nyckeln är att uppnå differentialimpedansmatchning. MIPI-protokollet stipulerar att differentialimpedansvärdet för transmissionsledningen är 80-125 ohm.
MIPI är speciellt skräddarsydd för effektkänsliga applikationer som använder signalsvängningar med låg amplitud i höghastighetsläge (dataöverföring). Figur 2 jämför signalsvängningen för MIPI med andra differentialtekniker.
Eftersom MIPI använder differentiell signalöverföring måste designen vara strikt utformad enligt de allmänna reglerna för differentialdesign. Nyckeln är att uppnå differentialimpedansmatchning. MIPI-protokollet stipulerar att differentialimpedansvärdet för transmissionsledningen är 80-125 ohm.

Figur 2: Jämförelse av signalamplituder för flera populära differential-swing-tekniker

-------------------------------------------------- -------------------------------------------------- ------------

MIPI specificerar en differentiell klockbana (bana) och en skalbar databana från 1 till 4, som kan justera datahastigheten efter behoven hos processorn och kringutrustning. Dessutom anger MIPI D-PHY-specifikationen endast datahastighetsintervallet och specificerar inte en specifik drifthastighet. I en applikation bestäms tillgängliga databanor och datahastigheter av enheterna i båda ändarna av gränssnittet. Den för närvarande tillgängliga MIPI D-PHY IP-kärnan kan dock ge överföringshastigheter upp till 1 Gbps per datafil, vilket utan tvekan betyder att MIPI är väl lämpad för nuvarande och framtida högpresterande applikationer.
Det finns en annan stor fördel med att använda MIPI som datagränssnitt. MIPI är väl lämpad för nya smartphone- och MID-designer eftersom MIPI DSI- och CSI-2-arkitekturerna ger flexibilitet till nya designs och stöder övertygande funktioner som XGA-skärmar och kameror med mer än 8 megapixlar. Med de bandbreddsmöjligheter som erbjuds av nya MIPI-aktiverade processordesigner, kan nya funktioner som högupplösta skärmar med dubbla skärmar och/eller dubbla kameror nu övervägas att använda ett enda MIPI-gränssnitt.
    In designs that incorporate these capabilities, high-bandwidth analog switches designed and optimized for MIPI signals, such as Fairchild Semiconductor's FSA642, can be used to switch between multiple display or camera components. The FSA642 is a high-bandwidth triple differential single-pole double-throw (SPDT) analog switch capable of sharing one MIPI clock lane and two MIPI data lanes between two peripheral MIPI devices. Such switches can provide some additional advantages: isolation of stray signals (stubs) from non-selected devices, and increased routing and peripheral placement flexibility. To ensure the successful design of these physical switches on the MIPI interconnect path, in addition to bandwidth, some key switch parameters must be considered:

1. Avstängd isolering: För att bibehålla signalintegriteten för den aktiva klockan/datavägen, krävs omkopplare för att ha effektiv avstängningsprestanda. För höghastighets-MIPI-differentialsignaler på 200mV med en maximal common-mode-felanpassning på 5mV, bör off-isolationen mellan switchvägarna vara -30dBm eller bättre.

2. Differentialfördröjningsskillnad: Fördröjningsskillnaden (skev) mellan differentialparets interna signaler (fördröjningsskillnaden inom differentialparet) och fördröjningsskillnaden mellan de differentiella korsningspunkterna för klockan och datakanalerna (fördröjningsskillnaden mellan kanalerna) ) måste reduceras till 50 ps eller mer Small. För dessa parametrar är branschens bästa differentialfördröjningsprestanda för denna klass av switchar för närvarande i intervallet 20 ps till 30 ps.

3. Omkopplarimpedans: Den tredje viktiga faktorn när man väljer en analog switch är avvägningen mellan impedansegenskaperna för på-motståndet (RON) och på-kapacitansen (CON). MIPI D-PHY-länken stöder både lågeffektsdataöverföring och höghastighetsdataöverföringslägen. Därför bör RON för omkopplaren väljas på ett balanserat sätt för att optimera prestanda för blandade arbetslägen. Helst bör denna parameter ställas in separat för varje driftläge. Att kombinera det bästa RON för varje läge och hålla omkopplings-CON lågt är mycket viktigt för att bibehålla svängningshastigheten vid mottagaren. Som en allmän regel kommer att hålla CON under 10 pF hjälpa till att undvika försämring (förlängning) av signalövergångstider genom omkopplaren i höghastighetsläge.

-------------------------------------------------- ----------------------------
Jämfört med parallellporten har MIPI-gränssnittsmodulen fördelarna med snabb hastighet, stor mängd överförd data, låg strömförbrukning och bra anti-interferens. Det gynnas mer och mer av kunderna och växer snabbt. Till exempel kräver en 8M-modul med både MIPI- och parallellportsöverföring minst 11 transmissionslinjer och en utgångsklocka på upp till 96M för att uppnå 12FPS full-pixelutgång; medan användning av MIPI-gränssnitt endast kräver 2 Bildhastigheten på 12FPS under full pixel kan uppnås med 6 transmissionslinjer i kanalen, och strömförbrukningen kommer att vara cirka 20MA lägre än den för parallellportsöverföring. Eftersom MIPI använder differentiell signalöverföring måste designen vara strikt utformad enligt de allmänna reglerna för differentialdesign. Nyckeln är att uppnå differentialimpedansmatchning. MIPI-protokollet stipulerar att differentialimpedansvärdet för transmissionsledningen är 80-125 ohm.
Figuren ovan är ett typiskt idealiskt differentialdesigntillstånd. För att säkerställa differentialimpedansen bör linjebredden och linjeavståndet väljas noggrant enligt mjukvarusimuleringen; för att dra fördel av differentiallinjen bör differentiallinjeparet vara tätt kopplat inuti, och linjens form bör vara symmetrisk. Även positionerna för via-hålen måste placeras symmetriskt; differentialledningarna måste vara lika långa för att undvika överföringsfördröjningar som orsakar bitfel; dessutom är det viktigt att notera att för att uppnå tät koppling, använd inte jordledningen i mitten av differentialparet, och definitionen av PIN-koden är också den bästa. Undvik att placera jordplattor mellan differentialpar (se fysiskt angränsande differentiallinjer).
Följande introducerar kort kanalläget och onlinenivån för MIPI. I normalt driftläge är datakanalen i höghastighetsläge eller kontrollläge. I höghastighetsläge är kanaltillståndet differentiellt 0 eller 1, det vill säga när P i linjeparet är högre än N definieras det som 1, och när P är lägre än N definieras det som 0. Vid denna gång är den typiska linjespänningen differential 200MV. Observera att bildsignalen endast överförs i höghastighetsläge; i styrläget är den typiska amplituden för den höga nivån 1,2V. Vid denna tidpunkt är signalerna på P och N inte differentialsignaler utan oberoende av varandra. När P är 1,2V, N När det också är 1,2V, definierar MIPI-protokollet tillståndet som LP11. På liknande sätt, när P är 1,2V och N är 0V, är det definierade tillståndet LP10, och så vidare. I kontrollläget kan den bestå av LP11, LP10, LP01 och LP00. Olika stater; MIPI-protokollet stipulerar att de olika tidpunkterna som är sammansatta av fyra olika tillstånd i kontrollmoden representerar att man går in i eller lämnar höghastighetsläget; till exempel, efter LP11-LP01-LP00-sekvensen, gå in i höghastighetsläget. Bilden nedan är en illustration av linjenivån.